

# ON THREE VARIABLE NOR/NAND LOGIC WHEN COMPLEMENTED LITERALS ARE NOT AVAILABLE

*A Dissertation  
submitted in partial fulfilment  
of the requirements for the Degree  
of  
MASTER OF ENGINEERING*

*in  
ELECTRONICS & COMMUNICATIONS ENGINEERING  
(APPLIED ELECTRONICS & SERVOMECHANISMS)*

*By  
P. SRIRAMARAO*

Ref. No. 64123

Date 10-3-1967

ROORKEE



DEPTT. OF ELECTRONICS & COMMUNICATIONS ENGINEERING  
UNIVERSITY OF ROORKEE  
ROORKEE  
1966



### C E R T I F I C A T E

Certified that the dissertationentitled " THREE VARIABLE NOR/ NAND LOGIC WHEN COMPLEMENTED LITERALS ARE NOT AVAILABLE" which is being submitted by Shri P.Sri Rama Rao in partial fulfilment for the award of the Degree of Master of Engineering in Applied Electronics and Servomechanism of the University of Roorkee is a record of student's own work carried out by him under my supervision and guidance. The matter embodied in this dissertation has not been submitted for the award of any other Degree or Diploma.

This is to further certify that he has worked for a period of 7 months from 1.1.66 to 5.8.66 for preparing this thesis for Master of Engineering at the University.

A handwritten signature in black ink, appearing to read "Biswas".

(N.N.Biswas)  
Professor  
Electronics and Communication  
Engineering Department  
University of Roorkee  
Roorkee.

August , 1966.

## ACKNOWLEDGEMENTS

The author is highly indebted to Dr. N.N.Biswas, Professor , Electronics and Communication Engineering Department , University of Roorkee, Roorkee for the inspiration and valuable guidance given by him throughout the course of this work.

## S Y N O P S I S

The implementation of NOR and NAND Logics in Digital computers has assumed great importance because it implies the use of single type of circuit in logic part of the computer. Economical use of the number of logic elements and to minimize the connections is the main problem that confronts the designer. Dr. Leo Hellerman of IBM Corporation, has given a catalogue of minimal three variables NOR and NAND logic circuits, obtained by programming on Digital computer. Here in this work these circuits have been studied and an attempt is made to find out a systematic method by which we can arrive at these minimal NOR and NAND circuits of three variables assuming complemented literals are not available. Some rules have been suggested which help in implementing a given three variable function by minimum NAND circuits. Possibilities of extension of the same methods to four variable functions are discussed.

## CONTENTS

SYNOPSIS	....	
CHAPTER I INTRODUCTION	.....	1
CHAPTER II IMPLEMENTATION OF NOR AND NAND LOGICS - TRANSFORM METHOD , MAP METHOD.		5
CHAPTER III IMPLEMENTATION OF NOR AND NAND LOGICS, NEW APPROACH SUGGESTED BY GODDARD - A REVIEW.	.....	24
CHAPTER IV REVIEW OF DO BELLMAN'S WORK		29
CHAPTER V AN ALTERNATIVE APPROACH TO A DIGITAL NETWORK.		37
C O N C L U S I O N		60
REFERENCES		62
APPENDIX I (Symbol)		63
APPENDIX II		64
APPENDIX III		66

CHAPTER      I

INTRODUCTION

## INTRODUCTION

### 1.1. GENERAL

Implementation of NOR and NAND logics has gained much importance due to their increasing use in Digital circuits. The main concern of the designer is how to achieve minimal implementation of these logics. Methods have been developed for implementing a function by NOR and NAND logics. Besides economy, additional advantages of using NOR and NAND logics are :

1. Considerable less test equipment is needed to test one device than several.
2. Production of equipment is eased.
3. Fault location and repair of equipment is eased.

Use of NOR as well as NAND logic implies use of only one type of circuit. Thus with the use of these type of logics above mentioned advantages are exploited to full extent.

Justification behind the use of NOR and NAND function lies in the fact that each may be individually used to give all other Boolean functions. Hence NOR

and NAND logics are called universal logics. Either NOR or NAND logics could be used to represent all the operations.

How, OR, AND, and NOT are implemented by only NOR or NAND logics is shown below :

a. Using NOR operation only.

$$\begin{array}{llll} \text{NOT} & - & A + A & = \overline{A+A} = \bar{A} \\ \text{OR} & - & (A + B) + & = \overline{\overline{A+B}} = A+B \\ \text{AND} & - & (A+) + (B+) & = \overline{\overline{A}+\overline{B}} = AB \end{array}$$

b. Using NAND logic only.

$$\begin{array}{llll} \text{NOT} & - & A|A & = \overline{A,A} = \bar{A} \\ \text{OR} & - & (A|) | (B|) & = \overline{\overline{A}\,\overline{B}} = A+B \\ \text{AND} & - & (A|B) & = \overline{\overline{AB}} = AB \end{array}$$

This shows the universality of NOR and NAND logics.

#### 1.2. PRACTICAL IMPORTANCE OF NOR AND NAND LOGICS

Transistor circuits of NOR and NAND have the following characteristics in addition to their being universal logics.

1. Each circuit has current as well as voltage gain and also level setting ability.

1.4 In Chapter II a review of the methods so far available for the implementation of NOR and NAND logics has been presented. I

Maley and Earle's transform method, Map method have been discussed and examples have been given in each case.

In Chapter III new approach for the implementation of NOR and NAND logics suggested by Arjun Godmani in his M.R. thesis 1965 has been reviewed.

In Chapter IV Lee Hellerman's work of obtaining catalogue of minimal NOR and NAND circuits has been reviewed. After programming on a digital computer he has given 80 minimal circuits for NOR and Nand three variable logics assuming that complemented literals are not available. So far no definite methods are available to implement the given function by minimal NOR or NAND logics. Now that catalogue of minimal circuits is available, this work is studied and some systematic methods are developed in this work and these have been given in Chapter V.

and NAND logics are called universal logics. Either NOR or NAND logics could be used to represent all the operations.

How , OR , AND, and NOT are implemented by only NOR or NAND logics is shown below :

a. Using NOR operation only,

$$\begin{aligned}\text{NOT} &= A \downarrow A = \overline{A \downarrow A} = \bar{\bar{A}} \\ \text{OR} &= (A \downarrow B) \downarrow = \overline{\overline{A} \downarrow \overline{B}} = \bar{A} + \bar{B} \\ \text{AND} &= (\bar{A} \downarrow \bar{B}) \downarrow = \overline{\overline{\bar{A}} \downarrow \overline{\bar{B}}} = AB\end{aligned}$$

b. Using NAND logic only.

$$\begin{aligned}\text{NOT} &= A | A = \overline{A | A} = \bar{\bar{A}} \\ \text{OR} &= (A |) | (B |) = \overline{\overline{A} | \overline{B}} = \bar{A} + \bar{B} \\ \text{AND} &= (A | B) = \overline{\overline{A} \overline{B}} = AB\end{aligned}$$

This shows the universality of NOR and NAND logics.

#### 1.2. PRACTICAL IMPORTANCE OF NOR AND NAND LOGICS

Transistor circuits of NOR and NAND have the following characteristics in addition to their being universal logics.

1. Each circuit has current as well as voltage gain and also level setting ability.

- 2 Number of inputs to a block can be increased easily by parallelizing the circuit so that in most of the cases we can go to minimize the complexity.
- 3 Since the parallelly connected components are required for the sum to be zero.
- 4 Segregational circuit blocks because many blocks of the sum that do cancellation need to pass in the feedback loop.

### 1.3. DESIGN OF LOGIC BLOCKS

Now we have to determine the logic blocks which will be used to implement the number of logic blocks and also the type of logic blocks. At the present time we require 160 blocks and hence 160 logic blocks would be necessary to generate a 16x16 matrix which has 16 logic blocks each by using English blocks (AB, AC ETC) . Since so the number of the sum that require number of elements will be used mostly in subtraction. But this is not so and in the addition if we can implement the logic blocks part of the sum (AC ETC) then it is required that of blocks can be generated, which will be reduction in number of logic blocks and complexity. In subtraction the operation required is not the sum of two numbers but the difference between the two numbers which is the number of blocks required to implement the English logic blocks.

1.4 In Chapter II a review of the methods so far available for the implementation of NOR and NAND logics has been presented. I

Maley and Earle's transform method, Map method have been discussed and examples have been given in each case.

In Chapter III new approach for the implementation of NOR and NAND logics suggested by Arjun Godwani in his M.E. thesis 1965 has been reviewed.

In Chapter IV Leo Hellerman's work of obtaining catalogue of minimal NOR and NAND circuits has been reviewed. After programming on a digital computer he has given 86 minimal circuits for NOR and NAND three variable logics assuming that complemented literals are not available. So far no definite methods are available to implement the given function by minimal NOR or NAND logics. Now that catalogue of minimal circuits is available, this work is studied and some systematic methods are developed in this work and these have been given in Chapter V.

## CHAPTER II

IMPLEMENTATION OF NOR AND NAND LOGICS -

TRANSFORM METHOD, MAP METHOD

## INTRODUCTION OF THE AND DUAL LOGICS

### 2.1. INTRODUCTION OF THE AND DUAL LOGIC

වෙත නිරූපණ සඳහා මුදල යොදා ඇත්තා ප්‍රතිඵලියා නො නැත්තා යුතු.

සෑම්පූර්ණ හා ප්‍රතිඵලියා නො නැත්තා යුතු.

ඩො තැන්ත්‍රියා	8
ඩො තැන්ත්‍රියා	8
සෑම්පූර්ණ තැන්ත්‍රියා	8
ඩො තැන්ත්‍රියා	8
සෑම්පූර්ණ තැන්ත්‍රියා	8
සෑම්පූර්ණ තැන්ත්‍රියා	8
සෑම්පූර්ණ තැන්ත්‍රියා	8
සෑම්පූර්ණ තැන්ත්‍රියා	8

වෙත නිරූපණ සඳහා ප්‍රතිඵලියා නො නැත්තා යුතු විට ප්‍රතිඵලියා නො නැත්තා යුතු.

$$\boxed{\text{D}} \rightarrow \text{D} \rightarrow = \boxed{\text{D}} \rightarrow$$

විෂය නිරූපණ නො නැත්තා යුතු.

$$\stackrel{\text{D}}{\text{D}} \rightarrow$$

විෂය නිරූපණ නො නැත්තා යුතු.

විෂය නිරූපණ නො නැත්තා යුතු.


විෂය

a	b	$\overline{ab}$
0	0	1
0	1	0
1	0	0
1	1	0

$$\overline{ab} = \overline{a}\overline{b}$$

As we see here above, the output is present if and only if all the inputs are zero.

**NAND FUNCTION:** This is equivalent to Boolean network of AND followed by Inverter



**Definition:** For NAND network output is present if and only if atleast one of the inputs is zero. The symbol for NAND logic is shown below :



It can also be explained by the truth table :

0	0	1
0	0	1
0	1	1
1	0	1
1	1	0

Output ලේ මින් වේ

නම් නිය පැහැදිලි නිසා එම සැකක් පෙන්වනු ඇත  
ජ්‍යෝතියා හේ මාන්‍ය හේ පැවත්වනු ලබයා නො ඇත්තා නිශ්චිත නිය  
වෙති.

නම් නිය පැහැදිලි නිසා පෙන්වනු ලබයා නිය පැහැදිලි නිය

$$\Delta_1 + \Delta_2 + \dots + \Delta_n = 1 \quad \text{එහි මාන්‍ය හේ}$$

$$\sum_{i=1}^n \Delta_i = 0$$

නම් නිය පැහැදිලි නිය පැහැදිලි නිය පැහැදිලි නිය

$$\Delta_1 + \Delta_2 + \dots + \Delta_n = 1 \quad \text{එහි මාන්‍ය හේ}$$

$$\frac{1}{\prod_{i=1}^n \Delta_i} = 0 \quad \text{නම් } n=1, \quad \text{එහි නිය පැහැදිලි}$$

නිය පැහැදිලි නිය පැහැදිලි නිය පැහැදිලි නිය.

(14,5)

**2.2. පිළිඳුකීම් + සැපයුම් මෙහෙයුම්**

The transformation method reduces the logic blocks of logic circuits with the help of DNF blocks as easy and as simple as designing circuits of AND, OR, and NOT blocks. Essentially it allows us to work in the smaller and simpler Boolean algebra, and during the last step of drawing the block diagram we apply a simple set of conversion rules that say , "Since Boolean operation are distributive into AND or OR diagrams. So achieve a class of minimality preservation in the Boolean algebra, it requires that a few simple transformations be added to the design steps in Boolean algebra.

Given a Boolean function in sum of products form it can be directly transformed from the form (involving AND, OR, NOT functions) to a form in DNF or Karnaugh form easily. For example,

$$Z = \overline{AB} + \overline{C}D \quad \text{can be put as}$$

$$Z = (\overline{A}\overline{B}\overline{C}) + (\overline{D})$$

This is the minimized or simple form:

$$Z = \overline{\overline{AB}} + \overline{C}D = \overline{AB} + \overline{C}D$$

$$= (\overline{\overline{A}}\overline{\overline{B}}) + (\overline{C}D) = (\overline{A}\overline{B}) (\overline{C}D)$$

$$= (A\overline{B}\overline{C}) + (\overline{B}\overline{D})$$

Therefore the simplified form is  $A\overline{B}\overline{C} + \overline{B}\overline{D}$  which is the output expression of a minimum size given by the AND-OR form.

Per Inverting "o" නා සා මෙහි මෝ යැයි  
සොං ප්‍රතිඵලි, වී පරි උ ප්‍රවාහ මෝ යැයි  
සිංහල.

අනුවාදය හිඟන්දා මෝ ප්‍රකාශන  
මෝ ප්‍රවාහ මෝ යැයි සොං ප්‍රතිඵලි

$$S = (P_{110}) \quad (A \rightarrow)$$

$$= (P_{110}) \downarrow (A \rightarrow)$$

SG නා යා ම්‍යා ප්‍රතිඵලි, වී සොං ප්‍රතිඵලි මෝ යැයි  
එන් සේ ප්‍රතිඵලි වී සොං ප්‍රතිඵලි මෝ යැයි  
සිංහල හා මා මෝ ප්‍රතිඵලි සා මෝ යැයි සොං ප්‍රතිඵලි මෝ  
සොං ප්‍රතිඵලි මෝ යැයි සොං ප්‍රතිඵලි සා මෝ යැයි සොං ප්‍රතිඵලි  
සොං ප්‍රතිඵලි සා මෝ යැයි. එසේ ප්‍රතිඵලි මෝ යැයි සොං ප්‍රතිඵලි  
මෝ ප්‍රතිඵලි සා මෝ යැයි. සොං ප්‍රතිඵලි  
සොං ප්‍රතිඵලි මෝ යැයි සොං ප්‍රතිඵලි සා මෝ යැයි. සොං ප්‍රතිඵලි  
සොං ප්‍රතිඵලි සා මෝ යැයි.

හි මෝ ප්‍රතිඵලි මෝ යැයි ප්‍රතිඵලි සොං ප්‍රතිඵලි  
මෝ යැයි සොං ප්‍රතිඵලි සා මෝ යැයි සොං ප්‍රතිඵලි සා මෝ යැයි  
ඳෙන සේ ප්‍රතිඵලි සොං ප්‍රතිඵලි සා මෝ යැයි. සොං ප්‍රතිඵලි සා මෝ යැයි  
සොං ප්‍රතිඵලි සා මෝ යැයි සොං ප්‍රතිඵලි සා මෝ යැයි. සොං ප්‍රතිඵලි සා මෝ යැයි  
සොං ප්‍රතිඵලි සා මෝ යැයි. සොං ප්‍රතිඵලි සා මෝ යැයි.

(9)

### 2.3. SERIES CIRCUIT

DC අනුවාදය සහ විෂය නො පෙන්වන

මෙතු

සැපයු යුතු නො පිළිගැනීම ප්‍රති මෘදු  
බෝඩු පිළිගැනීම නො පිළිගැනීම නො පිළිගැනීම  
FIG. 2.1. (a)




FIG 2.1(a)




FIG 2.1(b)

නො පිළිගැනීම නො පිළිගැනීම නො පිළිගැනීම  
(b.c. ADD, A, DC ) නො පිළිගැනීම නො පිළිගැනීම නො පිළිගැනීම නො පිළිගැනීම  
නො පිළිගැනීම නො පිළිගැනීම නො පිළිගැනීම  
FIG. 2(b). පිළිගැනීම FIG. 2.1a සහ 2.1.(b)  
o නො යොමු කළ නො පිළිගැනීම එක් තුළ නො පිළිගැනීම  
එක් තුළ නො පිළිගැනීම, නො පිළිගැනීම, නො පිළිගැනීම  
නො පිළිගැනීම නො පිළිගැනීම නො පිළිගැනීම  
නො පිළිගැනීම නො පිළිගැනීම නො පිළිගැනීම  
නො පිළිගැනීම නො පිළිගැනීම නො පිළිගැනීම  
නො පිළිගැනීම නො පිළිගැනීම.

### විශ්වාස පිළිගැනීම

A පිළි යොමු කළ නො පිළිගැනීම නො පිළිගැනීම  
අනුව නො පිළිගැනීම.

### ජ්‍යෙෂ්ඨ පොදුවෙන්:

1. සැප්තෝ මුහුදී යාච රාජ මුදල යොමු වාස හා  
‘0’ ප්‍රාග්ධි යාච අනි මුදල තීවුණුව එකී ප්‍රාග්ධියා  
(සැප්තෝ මුහුදී ප්‍රාග්ධි), සේ නිලධාරී ප්‍රාග්ධි හා රාජ  
රාජ අනි මුදල, මුදල සේ ප්‍රාග්ධි හා අනි මුදල හිටු  
හා ප්‍රාග්ධි මා ප්‍රාග්ධි.

2. සියලුදෙන එකී 0 ප්‍රාග්ධි හා ප්‍රාග්ධියා එකී මුදල  
රාජ හා ප්‍රාග්ධි ප්‍රාග්ධියා එකී ප්‍රාග්ධි ප්‍රාග්ධි හා ප්‍රාග්ධි  
හිටු (සැප්තෝ; නිලධාරී මුදල) ආකෘති මූලික මුදල  
හිටු හා ප්‍රාග්ධි ප්‍රාග්ධියා එකී ප්‍රාග්ධි ප්‍රාග්ධි හා ප්‍රාග්ධි  
හිටු හා ප්‍රාග්ධි ප්‍රාග්ධියා එකී ප්‍රාග්ධි ප්‍රාග්ධි හා ප්‍රාග්ධි  
හිටු හා ප්‍රාග්ධි ප්‍රාග්ධියා එකී ප්‍රාග්ධි ප්‍රාග්ධි හා ප්‍රාග්ධි  
හිටු හා ප්‍රාග්ධි ප්‍රාග්ධියා එකී ප්‍රාග්ධි ප්‍රාග්ධි හා ප්‍රාග්ධි  
හිටු හා ප්‍රාග්ධි ප්‍රාග්ධියා.

3. ප්‍රාග්ධියා එකී ප්‍රාග්ධියා එකී ප්‍රාග්ධි ප්‍රාග්ධි හා 0 ප්‍රාග්ධි.  
හිටු ප්‍රාග්ධියා එකී ප්‍රාග්ධි ප්‍රාග්ධි එකී ප්‍රාග්ධි.

### ජ්‍යෙෂ්ඨ පොදුවෙන්:

1. සෝ හා ප්‍රාග්ධියා එකී ප්‍රාග්ධි .

2. සියලුදෙන එකී මුදල හා ප්‍රාග්ධි එකී මුදල හා  
ප්‍රාග්ධි සියලුදෙන එකී ප්‍රාග්ධි එකී ප්‍රාග්ධි හා ප්‍රාග්ධි  
හිටු (සැප්තෝ; නිලධාරී මුදල) ආකෘති මූලික මුදල සෞඛ්‍ය,  
හිටු හා ප්‍රාග්ධි (සැප්තෝ 0 මුදල) ආකෘති මූලික රාජ මුදල  
සෞඛ්‍ය, ප්‍රාග්ධියා එකී ප්‍රාග්ධි එකී ප්‍රාග්ධි හා ප්‍රාග්ධි  
හිටු හා ප්‍රාග්ධි ප්‍රාග්ධියා එකී ප්‍රාග්ධි එකී ප්‍රාග්ධි හා

නිවේද සහ නිවේද හා එම සැපුරුත් ප්‍රජාව මෙය තිබේ.

3. ගෙවුණුවේ අල් පර්මිටිස් යෝජිතාග් මුද්‍රා සහ තුළකුම්  
හා නිවේද හා ග්‍රීඩා (o තිබේ) ප්‍රජාව හා පාඨ.

තිබූ ලැබුවේ පාඨ (From Decree ප්‍රජාව හා මුද්‍රා සහ )

#### **1. මුද්‍රා:**

ජාතිය මා දෙශීය මි සහ ග්‍රීඩා (මුද්‍රා සහ ග්‍රීඩා) සිය තුළ  
සැශ්‍යමාධ්‍ය පර්මිටිස් හා මුද්‍රා ප්‍රජාව ප්‍රජාව ප්‍රජාව හා  
තිබේ තිබේ.

මුද්‍රා: ජාතිය තුළ මා දෙශීය මි සහ  
ග්‍රීඩා මි දෙශීය මි සහ ග්‍රීඩා (මුද්‍රා සහ ග්‍රීඩා) සිය තුළ  
සැශ්‍යමාධ්‍ය පර්මිටිස් හා මුද්‍රා, ප්‍රජාව ප්‍රජාව  
හා තිබේ තිබේ.

2. සිය තුළ මා දෙශීය මි සහ ග්‍රීඩා සැශ්‍ය  
හා ප්‍රජාව සිය තුළ මුද්‍රා සහ ග්‍රීඩා හිතියා හා මුද්‍රා  
සහ ග්‍රීඩා ප්‍රජාව තුළ මුද්‍රා සහ ග්‍රීඩා පර්මිටිස්  
සැශ්‍ය හා මා දෙශීය මි සහ ග්‍රීඩා සැශ්‍යමාධ්‍ය ප්‍රජාව ප්‍රජාව හා  
තිබේ තිබේ.

#### **2.4. ප්‍රජාව ප්‍රජාව:**

තිබූ ප්‍රජාව ප්‍රජාව හා ප්‍රජාව ප්‍රජාව  
හා ප්‍රජාව ප්‍රජාව.

### 1. Partial multiplication:

$$(A \times) (B) = (A \times) B + (B \times) B$$

නියිං න්‍යාය යෝගීකරණය කළුමෙන්  
විශ්වාසී ව්‍යුහ මෙය පෙන්වනු ලබයි න්‍යාය සේවකයා,  
විශ්වාසී ව්‍යුහ මෙය පෙන්වනු ලබයි න්‍යාය සේවකයා,  
තෙහෙරලු මෙය මෙය පෙන්වනු ලබයි පෙන්වනු ලබයි න්‍යාය  
සේවකයා.

### 2. Multiplication of a constant ( $A \times C$ ) ( $B$ )

නියිං රෝං මා පැහැදිලි න්‍යාය යෝගීකරණය සේවකයා  
විශ්වාසී ව්‍යුහ මෙය පෙන්වනු ලබයි න්‍යාය සේවකයා  
චෘජ්‍යා න්‍යාය සේවකයා.

### 3. Associativity; $B(A \times C) = B [(A \times C)]$

තෙහෙරලු මෙය පෙන්වනු ලබයි ( $A,B$ )  
විශ්වාසී ව්‍යුහ මෙය පෙන්වනු ලබයි න්‍යාය  
න්‍යාය සේවකයා එහෙතු එහෙතු එහෙතු එහෙතු එහෙතු එහෙතු එහෙතු  
විශ්වාසී ව්‍යුහ මෙය පෙන්වනු ලබයි න්‍යාය සේවකයා.

### 4. Distributive law = $\overline{AB} = (\overline{A} + \overline{B})$

නිශ්චිත ව්‍යුහ මෙය පෙන්වනු ලබයි න්‍යාය  
විශ්වාසී ව්‍යුහ මෙය පෙන්වනු ලබයි න්‍යාය සේවකයා

හි ම සංඝාත්‍ය තේ ආපුමෙන් පිළිබඳ නො ය යොමුවා.

ඩැක්වනු ලබන ම මත සංඝාත්‍ය ප්‍රාග්ධනයෙහි

(ඩැං) (ඩැං) • (ඩැං) (ඩැං) (ඩැං)

• (ඩැං) (ඩැං)

ඩැක්වනු ලබන ම සංඝාත්‍ය ඇ මෙය උගින්  
ඇතුළු ප්‍රාග්ධනය නො ය යොමු යොමු ය යොමු ය.

ම සාමූහික ඇ ආපුමෙන් ම සංඝාත්‍ය ප්‍රාග්ධනය  
හි ප්‍රාග්ධනය නො ය යොමු

(ඩැං) (ඩැං) (ඩැං) (ඩැං)

සංඝාත්‍ය • (ඩැං) (ඩැං)

හි එම සංඝාත්‍ය ප්‍රාග්ධනය නො ය යොමු  
ඇතුළු ඇ යොමු. මේ ප්‍රාග්ධනය නො ය යොමු ය යොමු  
ඇතුළු ප්‍රාග්ධනය නො ය යොමු ය යොමු ය යොමු  
ඇතුළු ප්‍රාග්ධනය නො ය යොමු ය යොමු ය යොමු  
ඇතුළු ප්‍රාග්ධනය නො ය යොමු ය යොමු ය යොමු.

(ඩැං) [ඩැං] • (ඩැං) (ඩැං) • (ඩැං) (ඩැං)

හි වැඩි එම ම යොමු ය යොමු ය යොමු ය යොමු  
ඇතුළු ප්‍රාග්ධනය නො ය යොමු ය යොමු. මේ ම ම ය යොමු  
ඇතුළු • ම යොමු ය යොමු ය යොමු

called variables. So all variables are called.

### 5. $\frac{\partial \text{loss function}}{\partial \text{weights}} = \Delta \text{loss} = (\Delta \text{loss})_{(\Delta \text{weights})}$

This loss function value (and also others) can be used to compare the unlabelled variables to all labels, and also to predict the output based on the current input given.

### $\Delta \text{loss} = (\Delta \text{loss})_{(\Delta \text{weights})} + (\Delta \text{loss})_{(\Delta \text{bias})}$

(This unlabelled term can be seen as the error). So we have to predict the label to a probability value for each and every row. This will be done, then the output will be predicted.

### 6. All relevant terms, Variables

#### 6. Relevant Variables are the terms mentioned

$$(\text{bias}) + (\text{weights}) = (\text{bias} + \text{weights})$$

Adding constant 0 to the first term, and subtracting 0 to the second term makes the terms identical and can be dropped.

Remaining terms are the relevant terms.

$$\text{bias} + (\text{weights}) = \text{bias} + \text{weights}$$

So remaining terms are the relevant terms like bias, weights. These terms are the relevant variables mentioned to all labels  
 $\text{bias} = \text{bias}_1 = \text{bias}_2 = \text{bias}_3$

සේ 1 නේ ප්‍රතිඵලීය සංඛ්‍යාවක් මෙම ප්‍රතිඵලීය නො නැතුවෙකි.

b. ප්‍රතිඵලීය තොරතු මෙහේ ප්‍රතිඵලීය ප්‍රතිඵලීය

(උ එ) (උටි) = (ඇග) (ඇටි) (ඇටි) (ඇටි)

= (ඇටිඟ) (ඇටිඟ)

ප්‍රතිඵලීය තොරතු නේ ප්‍රතිඵලීය නේ ප්‍රතිඵලීය නො නැතුවෙකි  
නො නැතුවෙකි නේ නො නැතුවෙකි නො නැතුවෙකි නො නැතුවෙකි.

නේ ප්‍රතිඵලීය නේ ප්‍රතිඵලීය නේ ප්‍රතිඵලීය නේ ප්‍රතිඵලීය  
නේ ප්‍රතිඵලීය නේ ප්‍රතිඵලීය

(ඇග) (ඇග) (ඇටි) (ඇසිංග)

ප්‍රතිඵලීය = ( එ ඇංග) (ඇසිංග)


නේ එහි ප්‍රතිඵලීය නේ ප්‍රතිඵලීය නේ, එ නො ප්‍රතිඵලීය නේ නැති. ඒ ප්‍රතිඵලීය නේ ප්‍රතිඵලීය නේ ප්‍රතිඵලීය නේ  
ප්‍රතිඵලීය නේ ප්‍රතිඵලීය නේ ප්‍රතිඵලීය නේ ප්‍රතිඵලීය නේ ප්‍රතිඵලීය  
නේ ප්‍රතිඵලීය නේ ප්‍රතිඵලීය නේ ප්‍රතිඵලීය නේ ප්‍රතිඵලීය නේ ප්‍රතිඵලීය.  
නේ ප්‍රතිඵලීය නේ ප්‍රතිඵලීය නේ ප්‍රතිඵලීය නේ ප්‍රතිඵලීය නේ ප්‍රතිඵලීය  
නේ ප්‍රතිඵලීය නේ ප්‍රතිඵලීය නේ ප්‍රතිඵලීය නේ ප්‍රතිඵලීය නේ ප්‍රතිඵලීය.

(ඇසිංග) [ඇසිංග] = (ඇසිංග) (ඇසිංග) + (ඇසිංග) o

නීං පිළි තොරතු නේ එහි නේ ප්‍රතිඵලීය නේ ප්‍රතිඵලීය  
නේ නේ ප්‍රතිඵලීය නේ ප්‍රතිඵලීය නේ ප්‍රතිඵලීය නේ ප්‍රතිඵලීය , නීං නේ නේ ප්‍රතිඵලීය  
නේ නේ o නේ ප්‍රතිඵලීය නේ ප්‍රතිඵලීය නේ ප්‍රතිඵලීය

$$[a + (b+c)d] \cdot (c+d) \cdot [d + (b+c)d] = 0$$

This is implemented in PLD. Below :



$$f = (a+c)(c+d)(a+b)(b+c+d)$$

The Boolean method rarely gives a completely  
obvious way of implementation of PLD and FPLD  
logic and ways of automatically generating circuits  
to a certain extent. But we cannot say that the results  
are always absolutely unique. Even if by chance  
we obtain a unique circuit there is no way to recognize  
that the circuit is unique.

### 2.5. DESIGN WITH EXCLUDED MP<sup>(9)</sup>

This method is proposed by Foley in 1970  
etc.

For functions of only a few variables the  
method is logical, but it makes use of complex

reducing the complexity, and uses the full logic power of the computer. Method of Boolean by, here visited known by proposed by D.J. Evans<sup>(6)</sup> is used to reduce the method.

Method of my method is described here for only DABD function to do. The method based on the Boolean function in association with combinational logic.


### Principle of Reduction (DABD Function)

The principle method of reduction of the Boolean function into conventional form is carried out algorithmically. Here a graphical technique can used in this my method and the result of the same may be found to be advantageously.

For example let us consider  
the function

$f = \bar{A}B + \bar{C}D$

The method can be explained as




Now factoring the V-C map, we have the following logic D AND gate the required logic AND, OR logic C AND gate the required logic AND.

$D(\overline{D}) \leftrightarrow C(\overline{C})$

=  $D(\overline{D}) \oplus C(\overline{C})$

=  $D \oplus C$


By observing the waveforms of the inputs and outputs of the D flip-flop, we can see that the output of the D flip-flop is the sum of the inputs D and C.



Now we can write the truth table for the D flip-flop and observe the relationship between the inputs and the output.


$D(\overline{D}) + C(\overline{C})$

From the truth table, we can see that the output is 1 whenever the inputs D and C are different, and 0 whenever they are the same.




Therefore, the sum bit  $S_2$  is the output of the D flip-flop, and the carry bit  $C_2$  is the output of the full-adder. This shows that the D flip-flop can be used as a summing unit in a binary adder.

සම න්‍යාය, විවෝ පෙනෙනු ඇත්තේ පොදු අය  
න් පෙනෙනු ඇත්තේ. එකු අංශය (පොදු ඇත්තේ පොදු) විවෝ පෙනෙනු  
න් පෙනෙනු ඇත්තේ පොදු ඇත්තේ පොදු (පොදු ඇත්තේ), න් මෙහෙම එකු පොදු  
න් පෙනෙනු ඇත්තේ.



නිකුත් න්‍යාය පොදු 1 (අලු), නිකුත් න්‍යාය පොදු 0 සහ නිකුත් න්‍යාය පොදු 1  
න්‍යාය පොදු, නිකුත් න්‍යාය (න්‍යාය 2 - 0.1). නිකුත් න්‍යාය  
D සහ නිකුත් න්‍යාය පොදු පොදු. නිකුත් න්‍යාය පොදු 3 = 0.1  
නිකුත් න්‍යාය පොදු 2, 3 සහ නිකුත් න්‍යාය පොදු න්‍යාය  
න්‍යාය පොදු (න්‍යාය පොදු න්‍යාය) පිළි නැය. නිකුත් න්‍යාය පොදු  
න්‍යාය පොදු න්‍යාය පොදු න්‍යාය පොදු න්‍යාය. නිකුත් න්‍යාය පොදු  
4. නිකුත් න්‍යාය පොදු න්‍යාය පොදු න්‍යාය පොදු.



නිකුත් න්‍යාය පොදු න්‍යාය පොදු.


### 2.6. Demos සිංහල නො පෙන්වනු ලබන අර්ථය.

After simplifying in T-3 form, the expression is

$$\Sigma \bar{D} \text{ හේ }$$

$$\Sigma \bar{D} \oplus (\bar{D} \bar{D})$$

Now implement the same directly by logic blocks




Outputs are not derived by writing the following forms as it only contains multiplying & with 0.


$$\bar{b} \cdot \bar{D} = \bar{c} \cdot \bar{D} \rightarrow$$

Boolean form is  $b' + c' = D$ , i.e.,  
by including redundant inputs  
in the logic diagram we can

use one additional component. Applying this principle and DeMorgan's law can be reduced to the following form.




So we further know from Fig. that A1 is subjected to the output function after voltage amplification. So we can make A1S as one of the inputs to the gate 1. Finally the diagram becomes like



For other circuits this method brings a solution, however it can be obtained by using the principle of superposition as the V-I law.

### OPEN CIRCUIT LOGIC:

Open circuit logic loops are those that can be made from one of the output terminals of the logic only, with no connection from any other output terminals. Such open circuit logic loops are given below



An example for the logic functions so given is  
OR.

$$f = \bar{a}\bar{b}c + ab\bar{c}$$









FIG-

Simplification on V-X map by using principle of inhibition, is a graphical technique. The technique is cumbersome when applied to more than four variables case as the map itself becomes complicated for five variable case. For each step we have to use a different map. There is no assurance of minimality in this method also.

### CHAPTER III

IMPLEMENTATION OF NOR and NAND LOGICS

NEW APPROACH SUGGESTED BY GODVANI - A

REVIEW

THE HISTORY OF THE ANDHRA SONGS - IN ALBANIAN

TRANSLATED BY GOWRIKA DASGUPTA.

October 1st 1959 at 11.30 A.M. in the  
University of JNU and Prof. Jagat Singh presented a new approach  
in Indian literature.

Introduction:

Digitized by Jagadamba (University LIB, B, P)

ఈ శిక్షణ లో ఈ ప్రాంతమును కూడా అవునికింగ్ ప్రాంతము  
గా కావి రచయించి ఉన్న సాహిత్యమార్గము. ఇది కొను  
ప్రాంత ప్రాంతము కింది వ్యాఖ్యానాల్భావము ప్రాంతము.

ఈ శిక్షణ లో కావిశిక్ష ప్రాంత యాం ప్రాంత  
ప్రాంత యాం ప్రాంత కు ప్రాంత కూడా కావిశిక్ష కు ప్రాంత ప్రాంతము  
కు.

ఈ ప్రాంత కు కింది ప్రాంత కు ప్రాంత కు ప్రాంత కు  
కు ప్రాంత కు కు ప్రాంత కు ప్రాంత కు ప్రాంత కు ప్రాంత కు  
కు ప్రాంత కు కు ప్రాంత కు ప్రాంత కు ప్రాంత కు ప్రాంత కు  
కు ప్రాంత కు.

S. - 10 - 10

නිවාස්‍යා පොදුවෙහි සංඛ්‍යා නිවාස්‍යා පොදුවෙහි  
සැපෑලින් පොදුවෙහි සංඛ්‍යා නිවාස්‍යා පොදුවෙහි නිවාස්‍යා.

1.  $\Delta(D) + \Delta[\bar{D}] = [(\Delta D)] + e$
2.  $(\Delta D)(\bar{D}) = (\Delta D)$
3.  $(\Delta D)(\bar{D}) + (\Delta D)(\bar{D}) = [\Delta D(\bar{D})]$
4.  $(\Delta D)(\bar{D}) + (\Delta D)(\bar{D}) = [e + [\bar{D}(\bar{D})](\bar{D})] +$
5.  $(\Delta D) + (\Delta D)(\bar{D}) = (\Delta D)$
6.  $\Delta(\bar{D}) = \Delta(\bar{D})$
7.  $\Delta(\bar{D}) = (\Delta D)(\bar{D})$
8.  $(\Delta D)(\bar{D}) = \Delta$
9.  $\Delta(\bar{D}) = \Delta$

නීති මූල්‍ය නිවාස්‍යා පොදුවෙහි නිවාස්‍යා පොදුවෙහි  
නිවාස්‍යා පොදුවෙහි පොදුවෙහි නිවාස්‍යා පොදුවෙහි නිවාස්‍යා.

$$\begin{aligned} \text{නීති } g &= \text{නීති } \circ abf \\ &= (B'F')e + (a'b')e \end{aligned}$$


නීති මූල්‍ය නිවාස්‍යා පොදුවෙහි නිවාස්‍යා පොදුවෙහි  
නිවාස්‍යා. මෙය නිවාස්‍යා පොදුවෙහි නිවාස්‍යා පොදුවෙහි නිවාස්‍යා.

No. of blocks 6.

Applying one of the relations available

$$\begin{aligned} z &= (\bar{A} \cdot \bar{B} \cdot C) + (A \cdot B \cdot \bar{C}) \\ &= [A \cdot (B \cdot C)] \cdot C + [A \cdot B \cdot (B \cdot \bar{C})] \end{aligned}$$

This needs five blocks.



For NOR function

Let the function given be

$$\begin{aligned} z &= (A + C + \bar{D})(\bar{A} + B + \bar{C})(\bar{A} + B + \bar{D}) \\ &= (A + C + \bar{D}) + (\bar{A} + B + \bar{C}) + (\bar{A} + B + \bar{D}) \end{aligned}$$

Applying relations


$$Z = (A \bar{C} + \bar{B}) \oplus (\bar{A} + B \bar{C}) \oplus (\bar{B} + \bar{A} \bar{C})$$

$$= (A \bar{C} + \bar{B}) \oplus (\bar{A} + B \bar{C}) \oplus (\bar{B} + \bar{A} \bar{C}) \oplus (A \bar{C} \bar{B})$$

$$= \left\{ \begin{array}{l} \left[ (A \bar{C} + \bar{B}) \oplus (A \bar{C} \bar{B}) \right] \oplus \\ \left[ (\bar{A} + B \bar{C}) \oplus (\bar{A} + B \bar{C} \bar{B}) \right] \oplus \end{array} \right\}$$

$$= \left[ A \bar{C} + (C \bar{B}) \right] \oplus \left[ \bar{A} + B \bar{C} + (C \bar{B}) \right] \oplus$$

$$= [A \bar{C} + (C \bar{B})] \oplus [\bar{A} + B \bar{C} + (C \bar{B})]$$



which requires five blocks only.

Another example which uses this method is illustrated here

$$Z = AB + \bar{A}C + A\bar{B} + \bar{B}C$$

$$= (A \bar{B}) \oplus (\bar{A} C) \oplus (A \bar{C}) \oplus (\bar{B} C)$$

This requires 8 blocks.

ඛුද්‍යාස පැවතිමෙන් යොමු කළ තුළම්පුව

$$= \{A:(B:C)\} \sqcup \{C:(A:D)\}$$

$$= \{A:(D:A)\} \sqcup \{C:(A:D)\}$$

නිස් තැබුණු වියා එහිදා.



කිස් මෙයින් පෙනා යුතු නිස් තැබුණු විය ඇති සේව  
වශය එහි පෙනා යුතු වියා මුද්‍රණයෙන් ඇත. පෙන්වෙනු ඇ  
තැබුණු නිස් තැබුණු වියා මුද්‍රණයෙන් ඇති පිටත හෝ  
කුඩා පිටත පිටත පිටත පිටත පිටත.

කිස් මෙයින් පෙන්වෙනු ඇත්තා මුද්‍රණ විය ඇති සේව  
වශය යොදාගැනීම් නිස් තැබුණු විය ඇති තැබුණුව හි  
මුද්‍රා විය. කිස් තැබුණු මුද්‍රා පෙනා යුතු නිස් තැබුණුව  
නිස් තැබුණු නිස් තැබුණු. කිස් මෙයින් පෙන්වෙනු හිමි  
නිස් තැබුණු විය ඇති මුද්‍රා මුද්‍රණයෙන් ඇති සේව විය.  
කිස් මෙයින් හිමි නිස් තැබුණු විය ඇති සේව විය.

කිස් මෙයින් හිමි නිස් තැබුණු විය ඇති සේව විය  
විය ඇති නිස් තැබුණු විය ඇති පිටත පිටත. කිස්  
මෙයින් හිමි නිස් තැබුණු විය ඇති පිටත හිමි නිස් තැබුණු  
විය ඇති පිටත පිටත පිටත පිටත පිටත.

.....

CHAPTER IV

REVIEW OF LEO HELLERMAN'S WORK

In short there is no way to recognize that the certain configuration is not possible ; so you can only rely on the fact that it is not true that some solution exists. The answer is given to the question of Bellman's book,

#### 4.9. CLASSIFICATION OF ALGORITHMS

The problem is to determine if there is a number of ways to partition the numbers of a given block into two equal parts such that sum of these two variables is also a variable. One of the three variable function is to be implemented by using blocks or gates. There are  $2^{12} \times 10^{12}$  possible partitions of numbers of block and there are 4 blocks. By programming on the digital computer the problem is that all the solutions are stored and difficult to analyze due to large size of them. A list of 230 possible partitions of three variables is given below for the reference.

1. The procedure starts by collecting, only possible partitions which have minimum part is zero.

$$(a+b+c)' = a'b'c'$$

This is the first rule for recognizing the minimum part of three variables. Once this rule is true for each of the three variables, the whole set of three variables is true.

සඳ පිළුව වේ සඳහා එක්සැක් (නා මෙ තොටී එක්සැක් හෝ Food  
එක්සැක් යි සෑ ප්‍රාග්ධනය වේ හෝ නිශ්චාලය වේ) මෙම ප්‍රාග්ධනය  
පිළුවෙයි (q) නා ප්‍රාග්ධනය සෑ ප්‍රාග්ධනය වේ සෑ ප්‍රාග්ධනය වේ සෑ  
නැත්තුව නා ප්‍රාග්ධනය වේ සෑ ප්‍රාග්ධනය වේ, එසේ සඳ ප්‍රාග්ධනය වේ සෑ වේ  
නැත්තුව වේ සෑ ප්‍රාග්ධනය වේ 0 වේ 1.

- (q) = 1 වේ සෑ වේ සෑ ප්‍රාග්ධනය වේ සෑ
- = 0 වේ සෑ වේ සෑ ප්‍රාග්ධනය වේ.

මෙම ප්‍රාග්ධනය ප්‍රාග්ධනය වේ සෑ ප්‍රාග්ධනය වේ සෑ ප්‍රාග්ධනය  
වෘත්තාවය වේ සෑ ප්‍රාග්ධනය වේ සෑ ප්‍රාග්ධනය වේ

(11)	(12)	(13)	.....	(15) .....	1(S*)
(21)	(22)	(23)	(24)	(25) .....	2(S*)
(26)	(27)	(28)	(29)	(30)	.....

අනු නා යා ප්‍රාග්ධනය වේ ප්‍රාග්ධනය වේ ප්‍රාග්ධනය  
වෘත්තාවය වේ සෑ ප්‍රාග්ධනය වේ සෑ ප්‍රාග්ධනය වේ සෑ ප්‍රාග්ධනය  
වෘත්තාවය වේ 1.

#### 4.2. DECISIONS AND CONCLUDING STATEMENT

මෙම ප්‍රාග්ධනය වෘත්තාවය වේ සෑ ප්‍රාග්ධනය  
වෘත්තාවය වේ සෑ ප්‍රාග්ධනය වේ සෑ ප්‍රාග්ධනය  
වෘත්තාවය වේ සෑ ප්‍රාග්ධනය වේ 1 වේ සෑ  
වෘත්තාවය වේ 2 වේ 1.

2. Next we consider all networks with two blocks in one row. For each circuit we calculate the trace length performed by each algorithm like this. If it is so in the first row and the second row is not in the first we record the second if it is not in the first we disregard the circuit.

3. After examining all the two block networks we go to the three block networks and so on.

In this procedure all the accepted circuits are retained.

To understand the programming for this particular problem in the digital computer we shall now deal with "Solvability" networks, having 2000 binary bits between blocks which can be solved or not.




FIG. 1

A node is said to be solvable if a path exists from the node. In the particular network shown above we see that the first 10 bits are not solvable but the next 10 bits are solvable and the last 10 bits are not solvable. This is a general rule for all networks.

නෙත් නිශ්චල වේද තොකු (or my තොකු තොකු හි තොකු  
තොකු හි එහා යැංෝරු හි හි වේ තොකු හි හි) මෙම ප්‍රතිඵල  
විශ්වාසය (සි) යා රාම්පා අ තාම්පා මිශ්වාසාම්පා අ  
තාම්පා යා ප්‍රතිඵල විශ්වාස, එහි නෙත් රාම්පා හි හි  
වාම්පා හි ප්‍රතිඵල හි ප්‍රතිඵල හි 0 යි ।

- (සි) = 1 හි හි සේ මා ප්‍රතිඵල රාම්පා
- = 0 හි හි සේ මා ප්‍රතිඵල රාම්පා.

මෙම උග්‍ර ප්‍රතිඵල හි මා ප්‍රතිඵල රාම්පා  
වාම්පා හි ප්‍රතිඵල රාම්පා අ ප්‍රතිඵල

(11)	(12)	(13)	o	(19) .....	1(ඡා)
(21)	(22)	(23)	(24)	(.) .....	2(ඡා)
(2-1)	(2-2)	(2-3)	(2-4)	(2-5)	o

නො යා යා ප්‍රතිඵල රාම්පා ප්‍රතිඵල රාම්පා  
වාම්පා හි ප්‍රතිඵල හි ප්‍රතිඵල හි ප්‍රතිඵල හි ප්‍රතිඵල  
වාම්පා හි ප්‍රතිඵල හි ।

#### 4.2. ප්‍රතිඵලය හි ප්‍රතිඵල ප්‍රතිඵලය

මෙම එහා ප්‍රතිඵලය ප්‍රතිඵල හි ප්‍රතිඵල හි  
සේ හි ප්‍රතිඵලය, මා ප්‍රතිඵල හි ප්‍රතිඵල  
සා ප්‍රතිඵල හි ප්‍රතිඵල හි ප්‍රතිඵල හි 1 හි ප්‍රතිඵල  
වාම්පා හි ප්‍රතිඵලය ।




Fig. 2.

In combinatorial networks all blocks are blocks to be fed by no other block. No any element block I of the networks is so that every block II is not fed by any other block. The remaining blocks form a combinatorial block which is also combinatorial. For Block 2 can be formed as shown below to be fed by no other block. Correspondingly the same can be done for the networks in Fig. 2. This construction is called a matrix and may be represented by the combinatorial network given below.

(01)	(02)	(03)	
(04)	(05)	(06)	(07)
:			
(08)	(09)	(00)	... n(00)

For  $\alpha = 7$ , the number  $n = 42$  elements can be used  
by taking the values 0 or 1. In this case the value  
of  $\beta$  can be 0 or 1. Similarly the number of elements  
can be 10 or 11. In this case the value of  $\beta$  can be  
0 or 1. Similarly the number of elements can be  
10 or 11. In this case the value of  $\beta$  can be 0 or 1.

#### 4.3. ප්‍රතිඵලීය සැප්ත්‍රමාව ප්‍රතිඵලීය ප්‍රතිඵලීය

In 295 imaginary numbers of the form  $\alpha + \beta i$   
can be generated by using 00 coefficients. If the  
imaginary part can be generated by the form  $\beta = 0$  or  $\beta = 1$   
then the number of imaginary numbers will be 100.  
They can also be generated by using 01 coefficients  
and 10 coefficients and according to the case they are. Similarly  
the imaginary part can be generated by using 11 coefficients  
and 10 coefficients and according to the case they are. Similarly  
the imaginary part can be generated by using 10 coefficients  
and 11 coefficients and according to the case they are. Similarly  
the imaginary part can be generated by using 11 coefficients  
and 11 coefficients and according to the case they are. Similarly  
the imaginary part can be generated by using 11 coefficients  
and 11 coefficients and according to the case they are.

If  $\alpha = 0$  and  $\beta = 0$  then the number of imaginary numbers will be 100.  
If  $\alpha = 0$  and  $\beta = 1$  then the number of imaginary numbers will be 100.

(1) (2) (3) .....(n) When  $\beta = 0$  the values of  $\alpha$  are 1, 2, 3,  
4, 5, 6, 7, 8, 9, 10. Similarly if  $\alpha = 1$  then the values of  $\beta$  are 0, 1, 2, 3,  
4, 5, 6, 7, 8, 9, 10. Similarly if  $\alpha = 2$  then the values of  $\beta$  are 0, 1, 2, 3,  
4, 5, 6, 7, 8, 9, 10. Similarly if  $\alpha = 3$  then the values of  $\beta$  are 0, 1, 2, 3,  
4, 5, 6, 7, 8, 9, 10. Similarly if  $\alpha = 4$  then the values of  $\beta$  are 0, 1, 2, 3,  
4, 5, 6, 7, 8, 9, 10. Similarly if  $\alpha = 5$  then the values of  $\beta$  are 0, 1, 2, 3,  
4, 5, 6, 7, 8, 9, 10. Similarly if  $\alpha = 6$  then the values of  $\beta$  are 0, 1, 2, 3,  
4, 5, 6, 7, 8, 9, 10. Similarly if  $\alpha = 7$  then the values of  $\beta$  are 0, 1, 2, 3,  
4, 5, 6, 7, 8, 9, 10. Similarly if  $\alpha = 8$  then the values of  $\beta$  are 0, 1, 2, 3,  
4, 5, 6, 7, 8, 9, 10. Similarly if  $\alpha = 9$  then the values of  $\beta$  are 0, 1, 2, 3,  
4, 5, 6, 7, 8, 9, 10. Similarly if  $\alpha = 10$  then the values of  $\beta$  are 0, 1, 2, 3,  
4, 5, 6, 7, 8, 9, 10.

6

For  $n$  blocks the total number of blocks the largest power of  $2$  containing  $n$  blocks is  $2^{2^k}$  where  $k$  is the number of blocks. Since the blocks that do not contain the sum of blocks  $b_1 + b_2 + b_3$  where  $b_j$  is the number of blocks for a row  $j$  will be a binary number, the largest number of blocks that can be represented by  $1/3 \times 2^{2^k}$ .

So if we take a block of size  $2^{2^k}$  then the number of blocks that do not contain the sum of blocks  $b_1 + b_2 + b_3$  will be  $2^{2^k} - 1$ .

1. If the first block is  $b_1$  then the second block is  $b_2$  and the third block is  $b_3$ . Then the number of blocks that do not contain the sum of blocks  $(b_1 + b_2) + b_3$  or  $(b_1 + b_3) + b_2$  or  $(b_2 + b_3) + b_1$  is  $2^{2^k} - 1$ .

Since  $b_1 + b_2 + b_3 = 2^{2^k}$  then the number of blocks that do not contain the sum of blocks  $(b_1 + b_2) + b_3$  or  $(b_1 + b_3) + b_2$  or  $(b_2 + b_3) + b_1$  is  $2^{2^k} - 1$ .

2. If the first block is  $b_1$  then the second block is  $b_2$  and the third block is  $b_3$ . Then the number of blocks that do not contain the sum of blocks  $(b_1 + b_2) + b_3$  or  $(b_1 + b_3) + b_2$  or  $(b_2 + b_3) + b_1$  is  $2^{2^k} - 1$ .

3. If the first block is  $b_1$  then the second block is  $b_2$  and the third block is  $b_3$ . Then the number of blocks that do not contain the sum of blocks  $(b_1 + b_2) + b_3$  or  $(b_1 + b_3) + b_2$  or  $(b_2 + b_3) + b_1$  is  $2^{2^k} - 1$ .

සිංහ යද ඩොකුමේන්තු හෝ පූර්ව දායාලුව නොවා ය වා  
හිජ්‍යා තේ සාම යැපැදුම් ඩොකු. A few months of I go  
පෙනෙම, සෑ නො යොමු කළ මෙයින් නො යොමු  
සොළඹීම් ව්‍ය යද රාජ සෑ යද ගැනීම් නොමු  
නොමු නො යොමු මෙයින් 1%.

By applying these methods to the program,  
the program is analyzed and collected around 80  
variables and their characteristics are given in  
Appendix 8. In the following chapter on optimization  
methods are indicated.

The variables obtained by collection are defined  
according to the definition of variability indicated in  
the beginning of this chapter. It is noted in collection  
and it can be seen all the variables are. This is the  
only 2100 variables which are noted to be defined.

CHAPTER V

AN ALTERNATIVE APPROACH TO A MINIMAL  
NETWORK.

### AS ALTERNATIVE APPROACH TO PARALLEL PROCESS

Dr. Zoo Holloman of IBM Corporation has given a comprehensive analysis of parallelism and SIMD architecture of I computer system. According to his analysis SIMD and MIMD have shown that sum of 254 instructions of 3 variables reduce to 70 circuits configurations which has been discussed in the previous chapter. Holloman's catalogue gives the parallelism and SIMD implementation of these 70 configurations.

In this work Zoo Holloman's analysis of parallelism has been studied and an attempt is made to implement the parallel implementation by certain rules.

Given any logic to be implemented it is by AND-OR blocks, using registers to get the implemented algorithm. If we implement the AND, OR blocks by SIMD blocks then the circuit size will be less. So the method of implementation of a logic function by SIMD logic, is to first implement by AND-OR blocks and then parallelizing them by SIMD blocks.

For any combinational logic type of implementation may be obtained. This has been found by the study of the algorithm given by Holloman. When we have them

ආකෘති නා ප්‍රතිඵල.

91 out of the 100 circuits could be constructed by this method. But how to identify and fix which one of the 99 which includes the other problem. So some rules have been suggested below to construct such a circuit so as to be implemented in such a way to achieve reliability in implementation. The definition of reliability has already been explained in the previous chapter.

The first type of implementation is to implement the logic function AND in blocks, using inverters to obtain complemented functions, and then to implement AND, OR by AND blocks.

1. ප්‍රාග්ධනයට යුතු සැක්සේ සෙවීමෙන් නො නිශ්චිත නො පෙන්වනු ලබයි 1.

ප්‍රාග්ධනය	සැක්සේ නො.
AND	2
NOT	12
OR	6
OR NOT	26

2. ප්‍රාග්ධනය සහ මූල්‍ය තුළ ප්‍රාග්ධනය සහ මූල්‍ය තුළ ප්‍රාග්ධනය සහ මූල්‍ය තුළ ප්‍රාග්ධනය

Circuit No.	Function
3	$a' + b' + c$
4	$a' + b' + c$
10	$a' + b' + c$
17	$a' + b' + c$

3. Function which contain no complemented literal at all

Circuit No.	Function,
8	$ab'c$
9	$(a'b)c$
18	$ab'ac'abc$

4. Functions in which each of literals complemented or uncomplemented occurs only once.

Circuit No.	Function
3	$a' + b'c$
7	$a' + b'c$
14	$a' + b' + c'$
15	$c'a' + b$
30	$c'a'b'$

9. නිවේදීත හි අංච සහ ප්‍රාන්ත රෝග මෙය සාක්ෂිතාවෙන් වූ ඇතුළු හි සෑම ( හි අංච රැහූ සහ සියලුම සියලුම හි මත මෙයිනි ) 。

51	අ'ප'ස' ඩ' ප'ප'	54 ඩ' අ'ප'ස' ඩ' ප'ප'
52	අ' ස'ස'ස'ස' ප'	55 අ'ප'ස' ස'ස'
53	අ' ප'ස'ස'	56 අ' ප'ස'ස'
54	අ'ස' ඩ' ප'ප'	57 අ'ප'ස'ස'
55	අ'ප'ස'	58 අ'ප'ස'ස'

### විශ්වාසීය

බැඳීම්, සාක්ෂිතාවෙන් තුළ සෑම මෙයිනි . පිටත වූ ඇතුළු ප්‍රාන්ත සෑම ප්‍රාන්ත මෙය සාක්ෂිතාවෙන් මෙය ප්‍රාන්ත සෑම මෙයිනි විසින් නිවේදීත හි සෑම මෙයිනි නිවේදීත හි සෑම මෙයිනි ॥

59	අ'ප'ස' ඩ' ප'ප'	65 අ'ප'ස'ස'(සාක්ෂී)
62	අ' ප'ස'	66 අ'ප'ස'ස'(සාක්ෂී)
63	අ' ප'ස'ස'ස'	67 අ'ප'ස'ස'
64	(අ'ප'ස')	68 අ'ප'ස' ඩ' ප'ප'
65	අ'ප'ස' ඩ' ප'ප'	69 අ'ප'ස'ස' ඩ' ප'ප'
66	අ' ප'ස'	70 අ'ප'ස'ස'ස'
67	අ' ප'ස'ස'	71 (අ'ප'ස')
68	අ' ප'ස'ස'	72 අ'ප'ස'ස'ස'
69	අ' ප'ස'ස'	73 අ'ප'ස'ස'(සාක්ෂී)
70	අ'ප'ස' ඩ' ප'ප'	74 (අ'ප'ස')
71	අ' ප'ස'	75 අ'ප'ස'ස'(සාක්ෂී)
72	අ' ප'ස'ස'	76 (අ'ප'ස')
73	අ' ප'ස'ස'	77 අ'ප'ස'ස'(සාක්ෂී)
74	අ' ප'ස'ස'	78 (අ'ප'ස')
75	අ' ප'ස'	79 අ'ප'ස'ස'(සාක්ෂී)
76	අ'ප'ස' ඩ' ප'ප'	
77	අ' ප'ස'	
78	අ'ප'ස'ස'(සාක්ෂී)	
79	අ' ප'ස'ස'	
80	අ' ප'ස'ස'	
81	අ'ප'ස' ඩ' ප'ප'	
82	අ' ප'ස'	
83	අ'ප'ස'ස'(සාක්ෂී)	
84	අ' ප'ස'ස'	
85	අ'ප'ස'ස'(සාක්ෂී)	
86	අ' ප'ස'	
87	අ'ප'ස'ස'(සාක්ෂී)	
88	අ' ප'ස'ස'	
89	අ'ප'ස'ස'(සාක්ෂී)	

### List 3.

වැඩෙන මා විකුත්තා අම් සියලු ප්‍රාදා හේ සෑම  
කුෂේනා නිස්ස්ථී යුතු වේ ।

5	ඡ(ඩොල්)	ජ්‍යෙ පිල්ලා(ඩොල්)
11.	(ඩොල්) 0	ඡ ඡ(ඩොල්) පොල්
19	ඡ(ඩොල්)	ජ්‍යෙ ඡැබුල්(ඩොල්)
26	ඡ(ඩොල්)	ජ්‍යෙ ඡැල් පැත්පැල්
64	ඡ(ඩොල්) පොල්	

### List 4

සෑම සැප්ත්‍රමැ ය මා උග්‍ර විවෘත හෝ  
මා සැප්ත්‍රමැ සියලු ප්‍රාදා හේ සෑම සැප්ත්‍රමැ මා  
සැප්ත්‍රමැ ය සා විටිය නිස්ස්ථී යුතු වේ । සෑම සැප්ත්‍රමැ  
ඇතුළතා (ඡ)

ඡ ඡ(ඩොල්) පොල්	ජ්‍යෙ ඡ(ඩොල්) පොල්
2	ජ්‍යෙ ඡ(ඩොල්)

මෙම ලිඛි නිස්ස්ථී ගිවා ය දොශ්‍රාම දොශ්‍රාම  
වෙත ගිවා නිස්ස්ථී නිස්ස්ථී ॥

In all total 50 sets of 50 bands were distributed  
from which came the following numbers.

1. All 5 sets of 50 bands were replaced by new ones.
2. There were 5 replacement sets of 50 bands after replacing the 50 bands in 5 sets of 50 bands each with new ones.
3. Replacing bands in 5 sets of 50 bands each with new ones was a necessity to find a systematic way to replace the 50 bands in 5 sets of 50 bands each with new ones. This was done to make it easier to count the number of 50 bands in each set. Accordingly both good and bad bands were used for making them systematic.

In this replacement there were 2 sets of 50 bands each with new ones.

$$(1) \quad 5^{\text{th}} + 5^{\text{th}} = (5^{\text{th}})(5^{\text{th}})$$

This may result in several complications.

Initially the replacement of these 2 sets of 50 bands each to be replaced was done by 100 sets of 50 bands each with 50 bands each by 100 bands. It is necessary that the number of bands in the 100 sets of 50 bands each are uniform.



In this method 2 ring sum circuits have been used . Certain properties of ring sum are investigated and they have been given in Appendix III.

Symbols of used in the proceeding Chapters have been given in the beginning .


EXPRESSION

 $a' b' c'$ 




EXPRESSION

 $a' b' c'$ 


CIRCUIT NO 2





CIRCUIT NO 12

EXPRESSION  $a' b' c'$ EXPRESSION  $a' b' c$ 



CIRCUIT - 26




CIRCUIT - 6






CIRCUIT 1


EXPRESSION  $a' + b + c$ 

CIRCUIT 10








CIRCUIT 4

EXPRESSION  $a + b + c$ 

CIRCUIT - 17





III  
EXPRESSION  $a'b + bc + ca$





CIRCUIT 18

EXPRESSION  $ab + bc$




CIRCUIT - 8

EXPRESSION  $(a+b)c$




CIRCUIT - 9

EXPRESSION  $a' + b'c$





CIRCUIT-T

EXPRESSION  $c + a'b$






CIRCUIT - 15

IV  
EXPRESSION  $c + a'b'$






CIRCUIT 30

EXPRESSION  $a' + b'c$





CIRCUIT 3

EXPRESSION  $a' + b'c'$





CIRCUIT 14

EXPRESSION  $V$        $a'b' + b'c$




CIRCUIT - 31


EXPRESSION  $a' + bc + b'c'$




CIRCUIT NO - 32

EXPRESSION  $abc + a'b'$ 


CIRCUIT 33

EXPRESSION  $a'b'c' + bc$ 

CKT 34 X



EXPRESSION  $abc + a'b'c'$ 

CIRCUIT 35

EXPRESSION  $a'b'c + b'c'$ 



CIRCUIT - 56

EXPRESSION  $a'b'c + a'b'c'$



Circuit No. 57

EXPRESSION  $c + ab + a'b'$




Circuit No 61

# RING SUM

53

EXPRESSION


$$a' + b'c + bc' \\ = a' + b \oplus c$$



CIRCUIT NO 21

EXPRESSION


$$ac' + bc + abc' = c(a'b) + abc' \\ = c \overline{ab} + abc' = c \overline{ab} + c \\ = c \oplus ab$$



CIRCUIT 25

EXPRESSION


$$a'b + ab'c$$



CIRCUIT NO 22x

EXPRESSION


$$(ab + a'b')c = (\overline{a} \oplus b)c \\ = (\overline{a} \oplus b) + c'$$



CIRCUIT 38

EXPRESSION


$$ab' + ac + a'b \\ = a(b' + c) + a'b$$




CIRCUIT 40x

EXPRESSION


$$a'b + ab' + c \\ = a \oplus b + c$$




CIRCUIT 42

EXPRESSION  $a'b'c + a'b'c$ 


CIRCUIT NO 44X

EXPRESSION  $a'c + a'b'c'$ 


CIRCUIT - 43 X

EXPRESSION  $a'(b' + c') + a'bc = a'\bar{b}\bar{c} + a'bc = a' \oplus \bar{b}\bar{c}$ 


CIRCUIT 46

EXPRESSION  $a'(b'c + bc') = a'(b \oplus c)$ 


CKT NO 48

EXPRESSION  $c(a' + b) + c'a'b' = c(\bar{a} \bar{b}) + c'a'b' = c \oplus ab'$ 


CIRCUIT 47 u

EXPRESSION  $a'(b'c' + bc) = a'b \oplus c = \bar{a} + (\bar{b} \oplus \bar{c})$ 

CKT NO 53




EXPRESSION -  $abc + a'b'c'$   
 $c(a+b) + c'a'b'$   
 $c\bar{a}b' + c\bar{a}'b'$   
 $c \oplus a'b'$




CIRCUIT 67

EXPRESSION  $(a'b + a'b')c$   
 $(a \oplus b)c$




CIRCUIT 68

EXPRESSION  $a'(b+c') + ab'c$   
 $= a'b'c + ab'c$   
 $= a \oplus b'c$




CIRCUIT 69


EXPRESSION  $a'b'c + a'b'c' + abc$   
 $a'(b \oplus c) + abc$



CIRCUIT 70




CIRCUIT 66



EXPRESSION

$$a'b + b'c$$


CIRCUIT 20



EXPRESSION

$$\frac{a'(b'+c')}{{\overline{a}} \oplus bc}$$

CIRCUIT 37




EXPRESSION

$$\begin{aligned} & a'b + ab' + c(a'+b') \\ & = a'b + ab' + a'c \end{aligned}$$


CIRCUIT 49

EXPRESSION  $(a' + b)$   
 $= c \bar{a}b$




CIRCUIT 5

EXPRESSION  $a'(b' + c)$   
 $= a' b \bar{c}'$




CIRCUIT NO 28

EXPRESSION  $(a' + b)c$   
 $= \bar{a} \bar{b}' c$




CIRCUIT 11

EXPRESSION  $a'(b' + c')$   
 $= a' b c$




CIRCUIT 19

EXPRESSION  $a'(b + c') + a b' c$   
 $= a' b' c + a b' c$




EXPRESSION

$$\begin{aligned} &bc + b'(a' + c') \\ &= bc + b' \bar{a} \bar{c} \end{aligned}$$



CIRCUIT 36X




EXPRESSION

$$a'(b'+c) + abc$$

$$a'b\bar{c} + abc$$

CIRCUIT 37




EXPRESSION

$$a'b + ab' + a'c'$$

$$= a'(b+c') + ab'$$

$$= a'b\bar{c} + ab'$$

CIRCUIT 63X




EXPRESSION



$$a'b' + c(a' + b')$$

$$= a'b' + c(\overline{a}b)$$


CIRCUIT 55



CIRCUIT - 27



CIRCUIT - 54



CIRCUIT 29X

ඝ්‍යෙෂණ පිටපත

වෛද්‍ය	ඝ්‍යෙෂණය	ප්‍රසාද සේවය
I	a 2, 12, 6, 25 b 9, 10, 16, 17	ඩුජන්ත්‍යා සාම්‍ය ය එහි තොටෙ මිනා පාම ය තුළ නිකුත් කූරුව වෙත ඇතුළුව ය නො යොජිවානී ය පෙන්වා ඇති.
	c 8, 9, 10	මිනා නො යොජිවා ය සෞඛ්‍ය වාර්ධන මැණ්ඩල.
	d 2, 7, 14, 15, 20	ඡඟ ය එම මැණ්ඩල යොජිවානී ය පෙන්වා ඇති මෙය එහි යය.
	e 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31, 32, 33, 34, 35,	වි සොරිජා ය සෞඛ්‍යවානී වැඩාත් නො යොජිවා (එහි නො ය පෙන්වා ඇති මැණ්ඩල නො යොජිවා)
II	21, 22, 23, 25, 26, 27, 28, 29, 30, 31, 32, 33, 34, 35, 36, 37, 38, 39, 40, 41, 42, 43, 44, 45, 46, 47, 48, 49, 50, 51, 52, 53, 54, 55, 56, 57, 58, 59, 60, 61, 62, 63, 64, 65, 66, 67, 68, 69, 70, 71, 72,	ඩු නිවර්තිත ය නො යොජිවා න් රුදු ය නො යොජිවා වාර්ධන ය සෞඛ්‍යවානීය.
III	2, 11, 12, 20, 24, 25, 27, 28, 29, 30,	පෙන්වා ඇති නො යොජිවා ය යොජිවා නො යොජිවා.

27 27,28,29

සොයීමෙන් අවබෝධන සිංහල මාත්‍රා නො පෙන්වනු ලබයි.  
අංකීන මාත්‍රා නො පෙන්වනු ලබයි.

මින් පෙන්වනු ලබයි 22 පෙන්වනු, 16, 29, 31, 32, 33,  
34, 35, 36, 37, 38, 39, 40, 41, 42, 43, 44  
පෙන්වනු ලබයි යුතු ඇති පෙන්වනු ලබයි, මෙහි එහි පෙන්වනු  
වෙත පෙන්වනු ලබයි නො ඇති පෙන්වනු ලබයි. මෙහි  
පෙන්වනු ලබයි I (1,2,3) යුතු පෙන්වනු ලබයි නො  
වෙත පෙන්වනු ලබයි නො ඇති පෙන්වනු ලබයි. පෙන්වනු ලබයි  
වෙත පෙන්වනු ලබයි නො ඇති පෙන්වනු ලබයි, මෙහි එහි පෙන්වනු ලබයි

.....


REFRENCES

1. Caldwell S.H., "Switching Circuits and Logical Design"  
John Wiley & Sons, Inc. 1958.
2. Phister M. Jr. "Logical Design of Digital computers"  
John Wiley and Sons Inc. 1958.
3. Leo Hellerman "Catalogue of Three variable OR and AND  
Invert networks" IEE Trans. EC12 1963.
4. Arjun Godhwani "On Implementation of NOR and NAND Logic  
in Digital Computers." M.E. Thesis  
1965 University of Roorkee
5. Maley G.A. & Earle John " Logic Design of Transistor  
Digital Computers " prentice Hall Inc.  
1965.
6. Biswas N.N., "Veitch Karnaugh Map" Letter to the Editor  
Control April 1965 P. 185.

A P P E N D I C E S

APPENDIX I.

AND




OR



Inverter (NOT)



NOR



NAND

⊕ Ring sum

↓ NOR

| NAND

APPENDIX II

Some properties of Ring sum implementation circuits are given which are of use in the minimal implementation of NAND logics.


$$1. \quad a + b = ab' + a'b$$








$$2. \quad \overline{a + b} = a + \bar{b} = a + b$$

$$3. \quad \overline{\overline{a + b}} = a + b$$

$$4. \quad (a \cdot b) \cdot c = ac + bc$$


This is minimal implementation for  $a'b + ab'$ . Now by adding some inputs some blocks, how the output varies is illustrated in the figures given in the following pages.




EXPRESSION  $a(a \oplus b)$ EXPRESSION  $a'b + \bar{a}b' + a \oplus b$ EXPRESSION  $a'b + ab' + a \oplus b$ EXPRESSION  $a \oplus b + \bar{x}$ EXPRESSION  $a(a \oplus b)$ EXPRESSION  $a(a \oplus b)$ EXPRESSION  $\bar{a}b' (2x+a)$ 

HELLERMAN'S CATALOGUE OF NCR AND HAND  
CIRCUITS OF THREE VARIABLE  
FUNCTIONS

	NUMBER	EXPRESSION
NOR	1	$a' b' c'$
NAND	177	$a + b' + c'$




	NUMBER	EXPRESSION
NOR	376	$a + b + c$
NAND	200	$a b c$




CIRCUIT NO 1

NOR	16	$a'(b+c)$
NAND	217	$a' + bc$




CIRCUIT NO 2

NOR	2	$a' b' c$
NAND	277	$a' + b' + c$




CIRCUIT NO 3

NOR	259	$c + a' b'$
NAND	52	$c(a' + b')$



CIRCUIT NO 4

NOR	357	$a' (b + c)$
NAND	10	$a' b c$




CIRCUIT NO 5




CIRCUIT NO 6

	NUMBER	EXPRESSION
NOR	19	$a'(b'+c)$
NAND	57	$a'+b'c$



CIRCUIT NO. 7



	NUMBER	EXPRESSION
250R	250	$(a+b)c$
IN AND	852	$ab+ac$



CIRCUIT NO. 8

	NUMBER	EXPRESSION
NOR	352	$ab+c$
NAND	250	$(a+b)c$



	NUMBER	EXPRESSION
NOR	10	$a'b'c$
NAND	357	$a'+b'+c$



CIRCUIT NO. 9

	NUMBER	EXPRESSION
NOR	256	$a'b+c$
NAND	212	$(a'+b)c$


	NUMBER	EXPRESSION
NOR	277	$a'+b'+c$
NAND	2	$a'b'c$



CIRCUIT NO. 11


CIRCUIT NO. 12

NUMBER EXPRESSION		
NOR	37	$a' + bc'$
NAND	7	$a'(b' + c')$




CIRCUIT NO 13

NOR	212	$(a'+b)c$
NAND	256	$cfa'b$




CIRCUIT NO 15

NOR	—	—
NAND	—	$a'b + ac$




CIRCUIT NO 16X

NUMBER EXPRESSION		
NOR	7	$a'(b' + c')$
NAND	37	$a' + b'c'$




CIRCUIT NO 14

NOR	254	$a'b + ac$
NAND	—	—



CIRCUIT NO 16

NOR	—	—
NAND	—	$a + bc$




CIRCUIT NO 17

NUMBER	EXPRESSION /
--------	--------------

NOR

NAND




L 17 N 18

NUMBER	EXPRESSION
--------	------------

NOR


NAND



L 17 N 19

NOR


NAND




L 17 N 20

NOR


NAND



L 17 N 21




L 17 N 22




L 17 N 22X

NUMBER	EXPRESSION	EXPRESSION
NOR		
NAND		




1 1 1 1 23




1 1 1 1 24

NOR		
NAND		




1 1 1 1 25




1 1 1 1 26

NOR		
NAND		



1 1 1 1 27



1 1 1 1 28

## NUMBER EXPRESSION



NOR

NAND

## NUMBER EXPRESSION

NOR

NAND



CIRCUIT NO 29

CIRCUIT NO 29X

NOR

NAND

NOR



56

$$a'b + b'c$$

NAND


213

$$a'b' + bc$$




CIRCUIT NO 30

CIRCUIT NO - 31


NOR 6  $a'(b'c + bc')$ NAND 237  $a'(bc + b'c')$ NOR 76  $a'b + ab' + a'c$ NAND 203  $abc + a'b'$ 

CIRCUIT NO 32




CIRCUIT NO 33

NUMBER	EXPRESSION
NOR 274	$a(b' + c) + a'b$
NAND -	-




CIRCUIT NO. 34

NUMBER	EXPRESSION
NOR -	-
NAND 230	$a'b'c' + bc$




CIRCUIT NO. 34x

NOR 276	$a'b + a'b' + c$
NAND 202	$(ab + a'b')c$




CIRCUIT NO. 35

NOR 32	$a'c + a'b'c'$
NAND -	-




CIRCUIT NO. 36

NOR -	-
NAND 233	$bc + b'(a' + c)$




CIRCUIT NO. 36x

NOR 36	$a'(b+c) + a'b'c'$
NAND 207	$a'(b' + c') + abc$




CIRCUIT NO. 37

	NUMBER	EXPRESSION
NOR	276	$a'b + ab' + c$
NAND	202	$(ab + a'b')c$



CIRCUIT NO 38


	NUMBER	EXPRESSION
NOR	216	$a'b + a'c + bc$
NAND	216	$a'b + a'c + bc$




CIRCUIT NO 39

NOR	230	$ab'c' + bc$
NAND	-	-

NOR	-	-
NAND	274	$a'b' + ac + a'b$




CIRCUIT NO 40




CIRCUIT NO. 40X

NOR	216	$a'b + a'c + bc$
NAND	216	$a'b + a'c + bc$

NOR	202	$(ab + a'b')c$
NAND	276	$a'b + ab' + c$




CIRCUIT NO 41




CIRCUIT NO 42

	NUMBER	EXPRESSION
NOR	233	$a'b' + b'c + bc$
NAND	-	-



CIRCUIT NO 43


	NUMBER	EXPRESSION
NOR	-	-
NAND	32	$a'c + ab'c'$




CIRCUIT NO 43X

	NUMBER	EXPRESSION
NOR	275	$a(b' + c) + a'(b + c')$
NAND	-	-

	NUMBER	EXPRESSION
NOR	-	-
NAND	30	$a'b'c' + a'bc$




CIRCUIT NO 44




CIRCUIT NO 44X

	NUMBER	EXPRESSION
NOR	216	$a'b + a'c + bc$
NAND	216	$a'b + a'c + bc$

	NUMBER	EXPRESSION
NOR	36	$a'(b+c) + ab'c'$
NAND	207	$a'(b+c') + abc$




CIRCUIT NO 45




CIRCUIT NO 46

	NUMBER	EXPRESSION
NOR	232	$c(a+b) + c'b'a'$
NAND	-	-




CIRCUIT NO 47

	NUMBER	EXPRESSION
NOR	-	-
NAND	232	$c(a'+b) + c'a'b'$




CIRCUIT NO 4X

NOR	237	$b'c + b'c' + a'$
NAND	6	$b'c + b'c')a'$




CIRCUIT NO 48

NOR	203	$a'bc + a'b'$
NAND	76	$a'b + ab' + a'c$




CIRCUIT NO 49

NOR	201	$abc + a'b'c'$
NAND	176	$a'b' + bc' + a'c$




CIRCUIT NO 50

NOR	351	$ab + ac + bca' b'c'$
NAND	150	$a'bc + abc' + abc$




CIRCUIT NO 51

	NUMBER	EXPRESSION
NOR	31	$a'bc + b'c'$
NAND	-	-



CIRCUIT NO 52


	NUMBER	EXPRESSION
NOR	-	-
NAND	75	$a'b + ab' + a'c'$




CIRCUIT NO 52x

NOR	157	$a' + b'c + bc'$
NAND	11	$a'(b'c' + bc)$

NOR	75	$a'b + ab' + a'c'$
NAND	-	-




CIRCUIT NO 53




CIRCUIT NO 54

NOR	-	-
NAND	31	$a'bc + b'c'$

NOR	53	$a'b' + c(a' + b)$
NAND	53	$a'b' + c(a' + b)$




CIRCUIT NO 54x




CIRCUIT NO 55

NUMBER	EXPRESSION
NOR 256	$a'b + a'c + b'c + bc'$
NAND 211	$a'b'c' + bc$




CIRCUIT NO 56

NUMBER	EXPRESSION
NOR 176	$ab' + bc' + ac'$
NAND 201	$abc + a'b'c'$




CIRCUIT NO 57

NOR	26	$a'b'c + a'bc' + abc'$
NAND	227	$a'b' + a'c' + b'c' + abc$




CIRCUIT 58

NOR	-	-
NAND	215	$ab' + a'b + ac + a'c'$




CIRCUIT NO 59X

NOR	54	$a'b + ab'c$
NAND	-	-




CIRCUIT NO 60

NUMBER	EXPRESSION
NOR	-
NAND 255	$bc + a'c' + ac$




CIRCUIT NO 60X

NOR	157	$a' + b'c + bc'$
NAND	11	$a' + (b'c' + bc)$




CIRCUIT NO 61

NOR	-	-
NAND	75	$a'b + ab' + a'c'$




CIRCUIT NO 62

NUMBER	EXPRESSION
NOR	50
NAND	353




CIRCUIT NO 63

NOR	31	$a'bc + b'c'$
NAND	-	-




CIRCUIT NO 63

NOR	55	$a'(b+c') + a'b'c$
NAND	-	-



CIRCUIT NO 63X



CIRCUIT NO 64

NUMBER	EXPRESSION
--------	------------


NOR

-

-

NAND

55

 $a'(b+c') + ab'c$ 

CIRCUIT NO 64X

NUMBER	EXPRESSION
--------	------------


NOR

-

 $a'(b+c') + ab'c$ 

NAND

-



CIRCUIT NO 65


NOR

-

-

NAND

55

 $a'(b+c') + ab'c$ 

CIRCUIT NO 65X


NOR

-

 $a'c + bc + a'b + ab'c'$ 

NAND

-

 $a'b'c + a'bc' + abc$ 

CIRCUIT NO 66


NOR

207

 $a'b' + a'c' + abc$ 

NAND

36

 $a'b + a'c + ab'b'$ 

CIRCUIT NO 67


NOR

-

 $a'c + b'c + abc'$ 


NAND

-

 $ac + bc + a'b'c'$ 


CIRCUIT NO 68

	NUMBER	EXPRESSION
NOR	205	$a'b'c + a'b'c' + abc$
NAND	236	$a'c + bc + a'b + ab'c'$



CIRCUIT NO 69


	NUMBER	EXPRESSION
NOR	236	$a'c + bc + a'b + ab'c'$
NAND	206	$a'bc + a'b'c + abc'$




CIRCUIT NO 70

NOR	236	$a'c + bc + a'b + ab'c'$
NAND	206	$a'bc + a'b'c + abc'$

NOR	150	$a'bc + ab'c + abc'$
NAND	351	$ab + ac + bc + a'b'c'$




CIRCUIT NO 71




CIRCUIT NO 72

NOR	153	$a'c + a'b' + b'c + abc'$
NAND	51	$a'b'c' + a'bc + ab'c$

NOR	153	$a'c + a'b' + b'c + abc'$
NAND	51	$a'b'c' + a'bc + ab'c$




CIRCUIT NO 73




CIRCUIT NO 74

	NUMBERS	EXPRESSION
NOR	103	$a'b'c' + b'c'd' + bc'd'$
NAND	81	$a'b'c' + a'b'c + abc'$



CIRCUIT NO 75


	NUMBERS	EXPRESSION
NAND	51	$a'b'c' + abc' + abc$
NAND	153	$a'c + a'b' + bc + abc'$




CIRCUIT NO 76

NOR	151	$a'bc + a'b'e + abe' + a'b'e'$
NAND	151	$a'bc + a'b'e + abe' + a'b'e'$

NOR	153	$a'c + a'b' + b'c + abc'$
NAND	51	$a'b'e' + a'b'e + abc'$




CIRCUIT NO 77




CIRCUIT NO 78

NOR	227	$c'd' + a'd' + b'c' + abc$
NAND	26	$a'b'e + a'b'e' + abc$

NOR	226	$a'bc + abc + a'b'e' + abc$
NAND	226	$abc + a'b'e' + a'b'e + abc$



CIRCUIT NO 79



CIRCUIT NO 80